黄色免费网站在线-日日嗨av一区二区三区四区-97超碰超碰久久福利超碰-xxxwww在线观看-成人伊人-一女三黑人理论片在线-国产精品刺激对白麻豆99-制服丝袜一区-日韩精品久久一区-国内无遮挡18禁无码网站免费-日韩久久久久久久久久-a级黄色毛片视频-蜜桃91麻豆精品一二三区-全村肉体暴力强伦轩np小说-亚洲男人的天堂在线va-欧美天天性-精品无码国产自产拍在线观看-国产精品欧美亚洲777777-日本视频免费在线-黄色高潮视频

　　在65nm制造工藝條件下，依靠電池供電的器件正在大量出現(xiàn)。這種先進的工藝技術(shù)使得新器件較前代工藝的同類器件具有很多改進。采用65nm工藝之后，設(shè)計人員可以在一塊單獨的裸片上集成遠多于過去的晶體管，還可以在器件中集成多個IP內(nèi)核、大量的嵌入式存儲器、更多的復(fù)雜模擬電路，同時實現(xiàn)比90nm工藝下類似器件更高的性能、更低的功耗和更低的成本。

　　然而在65nm下，由于器件中晶體管漏電流造成的功耗卻遠高于(呈指數(shù)關(guān)系)舊工藝結(jié)點下的器件。因此，臺積電(TSMC)之類的大型晶圓代工廠已經(jīng)將減小漏電流當(dāng)作65nm參考流程中的一個首要任務(wù)。泄漏并不是什么新現(xiàn)象，但65nm工藝器件的工作電壓比老工藝器件的工作電壓低，因此開啟單個晶體管所需的閾值電壓也比老工藝的器件低。閾值電壓較低就可能經(jīng)常無意中觸發(fā)非活動的狀態(tài)，從而導(dǎo)致源極到漏極流過很大的電流，或者說導(dǎo)致泄漏。用于解決這一問題的最新技術(shù)往往采用內(nèi)建高Vt標(biāo)頭(header)或標(biāo)尾(footer)的多閾值邏輯門，標(biāo)頭和標(biāo)尾用于在空閑狀態(tài)下關(guān)斷邏輯門。此外，也可以在設(shè)計邏輯中添加一些特定的電源關(guān)斷模式，而且設(shè)計師們也正在利用更多的門控時鐘來管理設(shè)計中每個時鐘區(qū)的功耗。以上各種方法綜合起來，正在幫助我們減小晶體管的泄漏。

　　要想充分利用這些新技術(shù)，設(shè)計人員必須在整個設(shè)計流程中都非常關(guān)注功耗問題。硬件工程師和嵌入式軟件工程師都必須盡早參與，以保證產(chǎn)品的設(shè)計成功和按時發(fā)布。同時，低功耗設(shè)計對設(shè)計驗證，尤其是對所有電源管理特性的驗證，也有很大影響。因為這需要在所有可能的工作條件下進行大量驗證工作，包括測試每種功率模式。對所有功率模式(上電和掉電)以及隨后的器件行為序列的測試必須在流片之前完成。此外，驗證工程師還必須進行測試以保證孤立的邏輯也能正常工作。這是利用帶隨機和定向案例的廣泛的測試套件實現(xiàn)的。

　　實現(xiàn)功耗相關(guān)特性的自動化驗證是一次意義重大的努力，它要求設(shè)計人員在整個設(shè)計過程中都給予驗證工作足夠的重視。例如，低功耗邏輯測試套件必須確保專用邏輯不但能降低動態(tài)功耗，還能保證掉電的電路在任何工作狀態(tài)下都不會向工作的電路傳播隨機數(shù)據(jù)。為確保這些問題不會發(fā)生，設(shè)計過程中每出現(xiàn)一次代碼修改，驗證工程師都必須進行大量仿真，并采用大量其他的格式驗證資源。

　　低功耗可測試性設(shè)計面臨的挑戰(zhàn)

　　一個常被忽視，或者說設(shè)計人員最多在設(shè)計后期才會考慮的問題，是器件在制造測試過程中的功耗。在可測試性設(shè)計(DFT)中，尤其是低功耗器件的DFT中，需要考慮的問題很多。其中，盡早并且嚴格注意制造測試中的功耗，對于大量交付可靠的低功耗器件而言，十分關(guān)鍵。因為在制造測試過程中，器件的功耗如果大大超出器件的功率指標(biāo)，可能會導(dǎo)致閘極氧化層擊穿，嚴重時甚至?xí)p壞芯片。

　　低功耗DFT的最佳方案需要采用一種“設(shè)計時測試”(Design With Test, DWT)流程，以便最好地解決標(biāo)準(zhǔn)的設(shè)計和實現(xiàn)流程中的測試問題，從而保證將這些問題帶來的影響降至最小，并最終得到高質(zhì)量的低功耗器件。DWT方法是指在整個設(shè)計流程中都采用同樣的功耗感知測試策略，以便使每種工具都能注意到，盡量減小每一個低功耗測試步驟帶來的影響，從而解決65nm低功耗器件制造中較難解決的測試問題。DWT方法將對功耗的關(guān)注深植入設(shè)計、實現(xiàn)和測試工具中，因而采用該方法后，可以將器件的功耗限制與時序、面積、良率和測試等其他約束條件聯(lián)合起來，進行全面優(yōu)化。

　　DWT助推低功耗DFT

　　采用DWT方法時，工具的集成深度以及不同工具之間是否具備流暢的互通性，決定了RTL驗證、綜合、測試、等效檢驗、區(qū)域規(guī)劃以及布局和布線工具之間的功耗約束情況。全面優(yōu)化的結(jié)果是使制造出的芯片可測性很高，并且器件不但在工作過程中，而且在制造流程的測試過程中都能夠滿足功耗預(yù)算。這種方法要求不論設(shè)計進行到流程的哪個階段，都采用同一個文件定義功耗因素，從而保證整個流程中的所有工具對器件的功耗要求都有相同的理解。